

Problemas resueltos de "Diseño del procesador"

Problema 6.1

CPU con ALU

$$\left\{ \begin{array}{l} Z = x + Y \\ Z = \bar{Y} \\ Z = \bar{Y} \end{array} \right.$$

Expresar la secuencia de microoperaciones para realizar:

Resta $\Rightarrow Z = x - Y = x + C2(Y) = x + (\bar{Y} + 1)$

Operaciones


$$\left\{ \begin{array}{l} 1^\circ: \bar{Y} \\ 2^\circ: \bar{Y} + 1 \\ 3^\circ: (\bar{Y} + 1) + x \end{array} \right.$$

- Suponiendo que posee AC \Rightarrow

$$\left\{ \begin{array}{l} 1^\circ: AC \leftarrow Y \\ 2^\circ: AC \leftarrow \overline{AC} \\ 3^\circ: AC \leftarrow AC + 1 \\ 4^\circ: AC \leftarrow AC + x \end{array} \right.$$

Problema 6.2

En la CPU de la figura obtener la secuencia para las instrucciones siguientes:



Señal de Control	Microoperación controlada
c_0	Leer de la memoria ($RM \leftarrow Memoria$)
c_1	Escribir en la memoria ($Memoria \leftarrow RM$)
c_2	Transferir el contenido de RM a RD ($RD \leftarrow RM$)
c_3	Transferir el contenido de CP a RM ($RM \leftarrow CP$)
c_4	Transferir el contenido de RM a CP ($CP \leftarrow RM$)
c_5	Transferir el contenido de CP a RD ($RD \leftarrow CP$)
c_6	Incrementar en 1 el contenido de CP ($CP \leftarrow CP + 1$)
c_7	Transferir el contenido de RM a RI ($RI \leftarrow RM$)
c_8	Transferir el contenido de RM a la Entrada 1 de la ALU
c_9	Transferir el contenido de RM a AC ($AC \leftarrow RM$)
c_{10}	Transferir el contenido de AC a RM ($RM \leftarrow AC$)
c_{11}	$AC \leftarrow AC + Entrada\ 1$
c_{12}	$AC \leftarrow AC \text{ AND } Entrada\ 1$
c_{13}	$AC \leftarrow \overline{AC}$ (Complementar el contenido de AC)
c_{14}	Transferir el campo de dirección de RI a RD ($RD \leftarrow RI(\text{dirección})$)
c_{15}	Transferir el campo de datos de RI a RM ($RM \leftarrow RI(\text{datos})$)

Significado de las señales control de la CPU de la Figura 6.1

a) Cargar el AC con el contenido de una dir. de memoria

AC ← (RM)

1º.- RD ← (RJ (Operando)) → C14

2º.- RM ← Mem → C0

3º.- AC ← RM → C9

b) AC a dir. de memoria

1º.- RD ← (RJ (Operando)) ; RM ← AC → C14 ; C10

2º.- Mem ← RM → C1

c) AC ← AC + Mem.

1º.- RD ← (RJ (Operando)) → C14

2º.- RM ← Mem → C0

3º.- Entrada 1 ← RM , AC ← AC + Entrada 1 → C8 , C11

d) AND de AC y un operando directo

1º.- RD ← (RJ (Operando)) → C14

2º.- RM ← Mem → C0

3º.- Entr. 1 ← RM , AC ← AC "AND" Entr. 1 → C8 , C12

e) Biturcar en modo de dir. inmediato

1º.- RM ← (RJ (Operando)) → C15

2º.- CP ← RM → C4

f) Biturcar en modo de dir. directo

1º.- RD ← (RJ (Operando)) → C14

2º.- RM ← Mem → C0

3º.- CP ← RM → C4

g) Biturcar si AC=0 en modo dir. inmediato

1º.- RM ← (RJ (Operando)) → C15

2º.- Si SO=1 CP ← RM → C4

h) AC ← \overline{AC}

1º.- AC ← \overline{AC} → C13

Problema 6.3

Para la CPU indicada escribir las secuencias de operaciones para:

a) Operando inmediato


↓

$$AC \leftarrow AC + \text{Oper. inmediato}$$

$$1^{\circ} \text{.- } R1 \leftarrow (R1 \text{ (operando)})$$

$$2^{\circ} \text{.- } R2 \leftarrow (AC) + (R1)$$

$$3^{\circ} \text{.- } AC \leftarrow (R2)$$



$$R1 \text{ "ALU"} \quad AC \rightarrow R2$$

b) Un operando con dir. directo $\Rightarrow AC \leftarrow (AC) + (Mem)$

$$1^{\circ} \text{.- } RD \leftarrow (R1 \text{ (Dirección)})$$

$$2^{\circ} \text{.- } RM \leftarrow \text{Memoria}$$

$$3^{\circ} \text{.- } R1 \leftarrow (RM)$$

$$4^{\circ} \text{.- } R2 \leftarrow (AC) + (R1)$$

$$5^{\circ} \text{.- } AC \leftarrow (R2)$$

c) Un operando con dir. indirecto $\Rightarrow AC \leftarrow (AC) + ((Mem))$

$$1^{\circ} \text{.- } RD \leftarrow (R1 \text{ (Dirección)})$$

$$2^{\circ} \text{.- } RM \leftarrow \text{Mem.}$$

$$3^{\circ} \text{.- } RD \leftarrow (RM)$$

$$4^{\circ} \text{.- } RM \leftarrow \text{Mem.}$$

$$5^{\circ} \text{.- } R1 \leftarrow (RM)$$

$$6^{\circ} \text{.- } R2 \leftarrow (AC) + (R1)$$

$$7^{\circ} \text{.- } AC \leftarrow (R2)$$

Problema 6.4

Escribir una secuencia de instrucciones para calcular

$$a := [(a * b + c) - d / f] / (a * d) + b \Rightarrow a := \frac{(a \cdot b) + c - \frac{d}{f}}{(a \cdot d)} + b$$

a) Instrucciones de 3 direcciones

Accesos a memoria

1º mem ← a · b

2º M[X] ← M[A] · M[B] (4)

3º M[X] ← M[C] + M[X] (4)


4º M[Y] ← M[D] / M[F] (4)

5º M[X] ← M[X] - M[Y] (4)

6º M[Y] ← M[A] × M[D] (4)

7º M[X] ← M[X] / M[Y] (4)

8º M[X] ← M[X] + M[B] (4) → 4 × 7 = 28 accesos



Un acceso para R[] ← Mem

b) Instrucciones de 2 direcciones

1º.- M[X] ← M[A] (3)

2º.- M[X] ← M[X] · M[B] (4)

3º.- M[X] ← M[X] + M[C] (4)

4º.- M[Y] ← M[D] (3)

5º.- M[Y] ← M[Y] / M[F] (4)


6º.- M[X] ← M[X] - M[Y] (4)

7º.- M[A] ← M[A] × M[D] (4)

8º.- M[X] ← M[X] / M[A] (4)

9º.- M[X] ← M[X] + M[B] (4)

10º.- M[A] ← M[X] (3)




Se almacena en Δ pq ya no hace falta

⇒ (7 × 4) + (3 × 3) = 37


c) Instrucciones de una dirección

- 1º AC ← M[A] ②
- 2º AC ← AC * M[B] ②
- 3º AC ← AC + M[C] ②
- 4º M[X] ← AC ②
- 5º AC ← M[C] ②
- 6º AC ← AC / M[F] ②
- 7º M[Y] ← AC ②
- 8º AC ← M[X] ②
- 9º AC ← AC - M[Y] ②
- 10º M[Y] ← AC ②
- 11º AC ← M[A] ②
- 12º AC ← AC * M[D] ②
- 13º M[X] ← AC ②
- 14º AC ← M[Y] ②
- 15º AC ← AC - M[Y] ②
- 16º AC ← AC + M[B] ②
- 17º M[AC] ← AC ② ⇒ 34 accesos



d) Instrucciones de cero direcciones (pila)

- 1º M[A] (push M[A]) ②
- 2º M[A], M[B] ②
- 3º M[A] * M[B] ①
- 4º M[A] * M[B], M[C] ②
- 5º M[A] * M[B] + M[C] ①
- 6º M[A] * M[B] + M[C], M[D] ②
- 7º M[A] * M[B] * M[C], M[D], M[F] ②
- 8º M[A] * M[B] + M[C], M[D] / M[F] ①
- 9º (M[A] * M[B] + M[C]) - (M[D] / M[F]) ①
- 10º _____, M[A] ②
- 11º _____, M[A], M[D] ②
- 12º _____, M[A] * M[D] ①



13 ^o	$((M[A] * M[B] + M[C]) - (M[D] / M[F])) / (M[A] * M[D])$	①
14 ^o	-----, M[B]	②
15 ^o	-----, + M[B]	①
16	Pop M[A]	②
		<hr/>
		25 accesos

Problema 6.5

Secuencia de instrucciones para $a = \frac{(a \cdot b) + c - \frac{d}{f}}{a \cdot d} + b$

supuesto que hay un banco de registros

a) Instrucciones de 3 direcciones

1 ^o	$R[1] \leftarrow M[A] * M[B]$	③
2 ^o	$R[1] \leftarrow R[1] + M[C]$	②
3 ^o	$R[2] \leftarrow M[D] / M[F]$	③
4 ^o	$R[1] \leftarrow R[1] - R[2]$	①
5 ^o	$R[2] \leftarrow M[A] * M[D]$	③
6 ^o	$R[1] \leftarrow R[1] / R[2]$	①
7 ^o	$M[A] \leftarrow R[1] + M[B]$	③ → 16 accesos

b) Instrucciones de 2 direcciones

1 ^o	$R[1] \leftarrow M[A]$	②
2 ^o	$R[1] \leftarrow R[1] * M[B]$	②
3 ^o	$R[1] \leftarrow R[1] + M[C]$	②
4 ^o	$R[2] \leftarrow M[D]$	②
5 ^o	$R[2] \leftarrow R[2] / M[F]$	②
6 ^o	$R[1] \leftarrow R[1] - R[2]$	①
7 ^o	$R[2] \leftarrow M[A]$	②
8 ^o	$R[2] \leftarrow R[2] * M[D]$	②
9 ^o	$R[1] \leftarrow R[1] / R[2]$	①
10 ^o	$R[1] \leftarrow R[1] + M[B]$	②
11 ^o	$M[A] \leftarrow R[1]$	①

20 accesos

c) 1 dirección con bancos de registros

1°	AC ← M[A]	②
2°	AC ← AC × M[B]	②
3°	AC ← AC + M[C]	②
4°	R[1] ← AC	①
5°	AC ← M[D]	②
6°	AC ← AC / M[F]	②
7°	R[2] ← AC	①
8°	AC ← R[1]	①
9°	AC ← AC - R[2]	①
10°	R[2] ← AC	①
11°	AC ← M[A]	②
12°	AC ← AC × M[D]	②
13°	R[1] ← AC	①
14°	AC ← R[2]	①
15°	AC ← AC / R[1]	①
16°	AC ← AC + M[B]	②
17°	M[A] ← AC	②
		<u>②</u>
		26 accesos

Problema 6.6


Ampliar SIMPLE1 con la instrucción HALT (SIMPLE1 = procesador)
(del libro teoría)

- Lo que hay que hacer es que la fase de ejecución de HALT provoque que no salga de ella y además todas las señales de reloj sean 0.


- Mirando en simple1 las instrucciones y el C.O. con

LDA (001)	MAB (101)	} ⇒ Para HALT solo queda libre la combinación 000
STA (010)	BR (110)	
ADD (011)	BRN (111)	
SUB (100)		

Decodificador \Rightarrow el de SIMPLES y añadir




En el diagrama de estados desde el estado



Estado actual	x	HALT	Prox. estado
Φ_3 001000	0	-	Φ_3 (001000)
	1	0	Φ_4 (000100)
	1	1	HALT
HALT	-	1	HALT



Estado actual	HALT	Prox estado	J_4	K_4	J_H	K_H
Φ_3	1	Φ_H	0	-	1	-
	0	Φ_4	1	-	0	-
Φ_4	-	Φ_H	0	-	1	-



Circuito lógico del generador de subciclos modificado

Problema 6.7

A partir de la arquitectura de SIMPLE1



a) Microoperaciones y señales de control para realizar $B ← M[x]$

La fase de búsqueda queda como en todas las instrucciones

ϕ_1, ϕ_2, ϕ_3

$\phi_4: MAR ← IR(dir)$

$\phi_5: MBR ← M[MAR]$

$\phi_6: B ← MBR$

señales de control

HIR, CMAR

R

HMBR, CB

Señal de control	Microorden controlada
R	Leer de la memoria ($MBR ← M[MAR]$)
W	Escribir en la memoria ($M[MAR] ← MBR$)
CMAR	Cargar el contenido del bus en MAR ($MAR ← Bus$)
HMBR	Habilitar el registro MBR ($Bus ← MBR$)
CMBR	Cargar el contenido del bus en MBR ($MBR ← Bus$)
HPC	Habilitar el registro PC ($Bus ← PC$)
CPC	Cargar el contenido del bus en PC ($PC ← Bus$)
IPC	Incrementar el contenido de PC ($PC ← PC + 1$)
HIR	Habilitar el registro IR ($Bus ← IR$)
CIR	Cargar el contenido del bus en IR ($IR ← Bus$)
HA	Habilitar el registro A ($Bus ← A$)
CA	Cargar el contenido del bus en A ($A ← Bus$)
CB	Cargar el contenido del bus en B ($B ← Bus$)
HALU	Habilitar la unidad aritmético-lógica
SUMA	Seleccionar la función de suma en la unidad aritmético-lógica
RESTA	Seleccionar la función de resta en la unidad aritmético-lógica

b) ¿Cómo se puede efectuar $B \leftarrow M[x]$ haciendo uso del repertorio de instrucciones siguiente?

Nemotécnico	Código binario	Instrucción	Acción
LDA x	LDA = 001	Carga directa	$A \leftarrow M[x]$
STA x	STA = 010	Almacenamiento directo	$M[x] \leftarrow A$
ADD	ADD = 011	Suma B a A	$A \leftarrow A + B$
SUB	SUB = 100	Resta B de A	$A \leftarrow A - B$
MAB	MAB = 101	Mueve A a B	$B \leftarrow A$
BR x	BR = 110	Salto incondicional a x	$PC \leftarrow x$
BRN x	BRN = 111	Salto a x si indicador negativo a 1	$PC \leftarrow x$ si IN = 1

$$LDA \ x \Rightarrow A \leftarrow M[x]$$

$$MAB \Rightarrow B \leftarrow A$$

Repertorio de instrucciones de SIMPLE1

c) Modificaciones en la unidad de control para ampliar el repertorio a $LDB \ x \ (B \leftarrow M[x])$

Solo queda $com \ e \ c.o. \ 000 \Rightarrow LDB \ * \ (000)$

Los estados Φ_1 a Φ_3 no cambian

$$\Phi_4 \Rightarrow MAR \leftarrow IR \ (dir)$$

$$\Phi_5 \Rightarrow MBR \leftarrow M[MAR]$$

$$\Phi_6 \Rightarrow B \leftarrow MBR$$

	IPC	CPC	HPC	CMAR	R	W	CMBR	HMBR	CIR	HIR	CA	HA	SUMA	RESTA	HALU	CB
Búsqueda	Φ_3		Φ_1	Φ_1	Φ_2			Φ_3	Φ_3							
LDB				Φ_4	Φ_5			Φ_6		Φ_4						Φ_6
LDA				Φ_4	Φ_5			Φ_6		Φ_4	Φ_6					
STA				Φ_4		Φ_6	Φ_5			Φ_4		Φ_5				
ADD											Φ_4		Φ_4			Φ_4
SUB											Φ_4			Φ_4	Φ_4	
MAB												Φ_4				Φ_4
BR		Φ_4								Φ_4						
BRN		$\Phi_4 \cdot IN$								$\Phi_4 \cdot IN$						

Matriz de instantes de activación de las señales de control, ampliada para incluir LDB

$$CMAR = \Phi_1 + \Phi_4 LDB + \Phi_4 LDA + \Phi_4 STA$$

$$R = \Phi_2 + \Phi_5 LDB + \Phi_5 LDA$$

$$HMBR = \Phi_3 + \Phi_6 LDB + \Phi_6 LDA$$

$$HIR = \Phi_4 LDB + \Phi_4 LDA + \Phi_4 STA + \Phi_4 BR + \Phi_4 \cdot IN \cdot BRN$$

$$CB = \Phi_4 MAB + \Phi_6 LDB$$

d) Código para $B \leftarrow M[125]$
c.o.

$$125_{10} = 1111101_2$$

0	0	0	0	0	1	1	1	1	0	1
---	---	---	---	---	---	---	---	---	---	---

Problema 6.8

En SIMPLE1 se quiere prescindir de MBR conectando directamente el bus de datos de la mem. al bus del sistema.

a) ¿qué otro elemento se vería afectado?

La unidad de control ya que no deberá generar $\left. \begin{matrix} \text{HMBR} \\ \text{CMBR} \end{matrix} \right\}$

b) ¿Cambios en el repertorio de instrucciones?

En las instrucciones LDA x y STA x

c) Rediseñar aquellos elementos que se vean afectados

Búsqueda

Antes $\left\{ \begin{matrix} \Phi 1: \text{MAR} \leftarrow \text{PC} \\ \Phi 2: \text{MBR} \leftarrow \text{M}[\text{MAR}] \\ \Phi 3: \text{IR} \leftarrow \text{MBR}, \text{PC} \leftarrow \text{PC} + 1 \end{matrix} \right.$ Ahora $\left\{ \begin{matrix} \Phi 1: \text{MAR} \leftarrow \text{PC} \Rightarrow \text{HPC} \\ \Phi 2: \text{IR} \leftarrow \text{M}[\text{MAR}] \Rightarrow \text{R} \\ \text{PC} \leftarrow \text{PC} + 1 \Rightarrow \text{CIR} \\ \text{IPC} \end{matrix} \right.$

LDA x

Antes $\left\{ \begin{matrix} \Phi 4: \text{MAR} \leftarrow \text{IR}(\text{dir}) \\ \Phi 5: \text{MBR} \leftarrow \text{M}[\text{MAR}] \\ \Phi 6: \text{A} \leftarrow \text{MBR} \end{matrix} \right.$ Ahora $\left\{ \begin{matrix} \Phi 4: \text{MAR} \leftarrow \text{IR}(\text{dir}) \Rightarrow \text{CMAR} \\ \Phi 5: \text{A} \leftarrow \text{M}[\text{MAR}] \Rightarrow \text{CA} \\ \text{R} \end{matrix} \right.$

STA x

Antes $\left\{ \begin{matrix} \Phi 4: \text{MAR} \leftarrow \text{IR}(\text{dir}) \\ \Phi 5: \text{MBR} \leftarrow \text{A} \\ \Phi 6: \text{M}[\text{MAR}] \leftarrow \text{MBR} \end{matrix} \right.$ Ahora $\left\{ \begin{matrix} \Phi 4: \text{MAR} \leftarrow \text{IR}(\text{dir}) \Rightarrow \text{HIR} \\ \Phi 5: \text{M}[\text{MAR}] \leftarrow \text{A} \Rightarrow \text{HW} \\ \text{CMBR} \end{matrix} \right.$

Ahora las instrucciones se ejecutan como máximo en 4 ciclos \Rightarrow





Diagrama de estado del contador en anillo módulo-4



La matriz de instantes de activación y de las señales de control será:

	IPC	CPC	HPC	CMAR	R	W	CIR	HIR	CA	HA	SUMA	RESTA	HALU	CB
Búsqueda	ϕ_2		ϕ_1	ϕ_1	ϕ_2		ϕ_2							
LDA				ϕ_3	ϕ_4			ϕ_3	ϕ_4					
STA				ϕ_3		ϕ_4		ϕ_3		ϕ_4				
ADD									ϕ_3		ϕ_3		ϕ_3	
SUB									ϕ_3			ϕ_3	ϕ_3	
MAB										ϕ_3				ϕ_3
BR		ϕ_3						ϕ_3						
BRN		$\phi_3 IN$						$\phi_3 IN$						

Tabla 6.8: Matriz de instantes de activación de las señales de control para cada instrucción de SIMPLE1

$$IPC = \phi_2$$

$$CPC = \phi_3 BR + \phi_3 INBRN$$

$$HPC = \phi_1$$

$$CMAR = \phi_1 + \phi_3 LDA + \phi_3 STA$$

$$R = \phi_2 + \phi_4 LDA$$

$$W = \phi_4 STA$$

$$CIR = \phi_2$$

$$HIR = \phi_3 LDA + \phi_3 STA + \phi_3 BR + \phi_3 INBRN$$

$$CA = \phi_4 LDA + \phi_3 ADD + \phi_3 SUB$$

$$HA = \phi_4 STA + \phi_3 MAB$$

$$SUMA = \phi_3 ADD$$

$$RESTA = \phi_3 SUB$$

$$HALU = \phi_3 ADD + \phi_3 SUB$$

$$CB = \phi_3 MAB$$

Problema 6.9

Cambios en SIMPLE1 para sustituir BRN por BRNM (biturcar si no negativo)


Colocar una inversión en la entrada IN

Problema 6.10

Modificar SIMPLE1 para que bifurque al estado inicial desde cualquier estado dependiendo de la instrucción que este ejecutando.

Por ejemplo salvo LDA_x y STA_x todas las instrucciones tienen hasta ϕ_4 , en LDA y STA llegan a ϕ_6 . Esto supone que todas las instrucciones tienen 6 ϕ estando en algunas ϕ_5 y ϕ_6 sin hacer nada.

Rediseñar el sistema para que en LDA y STA llegue a ϕ_6 y en el resto de ϕ_4 pase a ϕ_1




- Ahora la entrada al estado 6 (000010) debe de ser cuando estamos en el 4 (000100) y estén activadas LDA o STA (Decodificador del Cod. Operación)
- La entrada al estado 1 (100000) es desde el 6 (000001) o desde el 4 (000100) si no están activadas ni LDA ni STA

Est. actual	LDA "OR" STA	Prox esta	J ₅	K ₅	J ₁	K ₁
Φ ₄	1	Φ ₅	1	-	0	-
Φ ₄	0	Φ ₁	0	-	1	-
Φ ₆	-	Φ ₁	0	-	1	-

$$J_1 = \Phi_4 \cdot \overline{\text{LDA} + \text{STA}} + \Phi_6 \quad K_1 = \bar{Q}_6$$

$$J_5 = \Phi_4 \cdot (\text{LDA} + \text{STA}) \quad K_5 = \bar{Q}_4$$



Circuito lógico modificado del generador de subciclos