


## Problema 2.1

Circuito

CPU	4 ROM	$1K \times 8$
	Address Bus	12 lines
	Data Bus	8 "

$$1K = 1024 \Rightarrow 2^{10}$$

$$1K \times 8 \Rightarrow \begin{cases} D_0 \div D_7 \\ A_0 \div A_9 \end{cases}$$


## Problema 2.2

Se dispone de RAMs de  $128 \times 8$

a) ¿Nº de módulos para hacer una RAM de 4096 bytes?

$$4096 \text{ B} \Rightarrow 4096 \times 8 \Rightarrow \frac{4096 \times 8}{128 \times 8} = 32 \text{ módulos}$$

b) ¿Nº líneas bus direcciones para acceder a los 4096?

$$\begin{array}{r} 4096 \\ 69 \\ 96 \\ \hline 16 \\ 256 \\ 96 \\ 0 \end{array} \quad \Rightarrow 4096 = 1000_H = \begin{array}{c} 1 \\ 0000 \end{array} \quad \begin{array}{c} 0000 \\ 0000 \end{array}$$

12 líneas { 0000 0000 0000  
1111 1111 1111

$$\text{¿Nº líneas comunes?} \Rightarrow 128 \quad \begin{array}{r} 16 \\ 8 \end{array} \quad \Rightarrow 128 = 80 = \begin{array}{c} 1000 \\ 0000 \end{array}$$

7 líneas { 000 0000  
111 1111

c) ¿Líneas a decodificar para seleccionar cada módulo?

$$1 \rightarrow 12 \text{ lin AB} - 7 \text{ lin comunes} = 5 \text{ líneas}$$

$$2 \rightarrow 32 \text{ módulos} \Rightarrow 2^5 \Rightarrow 5 \text{ líneas}$$

d) Tamaño de los decodificadores?

11

$$\begin{array}{c} 5 \text{ líneas entrada} \\ | \\ 32 \text{ módulos salida} \end{array} \quad 5 / 32$$

### Problema 2.3


Con C.C. I.I. ROM  $256K \times 1$

a) Hacer mem  $256K \times 8$

$$256K \Rightarrow 2^{18} \Rightarrow 18 \text{ bit dirección}$$

$$N^{\circ} \text{ módulos} = \frac{256K \times 8}{256K \times 1} = 8 \text{ módulos}$$

$A[0..17]$




b) ¿Hacer mem  $1M \times 8$  bits?

En apdo @ se ha hecho  $256K \times 8 \Rightarrow$  para hacer

$$1M \times 8 \Rightarrow \frac{1M \times 8}{256 \times 8} = 4 \text{ Módulos como el apdo @}$$


Bus direcciones  $\Rightarrow 1M \Rightarrow 2^{20} \Rightarrow A_0 \dots A_{19}$



c)  $4M \times 16$  bits


Igual al apdo @ pero

- Cada línea 16 mod  $\Rightarrow D_0 \dots D_{15}$
- En lugar de 4 líneas 16 líneas
- .. " decodificador  $2^4$  uno
- 4 a 16



## Problema 2.4

Disponibilidad  $\rightarrow$  RAM  $1024 \times 4$




Diseno  $\Rightarrow 2K \times 8$

$$\text{Mapa } 0400H \div 0BFFH$$

Líneas de control de la CPU  $\overline{\text{MEML}}$ ,  $\overline{\text{MEME}} \rightarrow$  PLA SELECCION

$$\text{Nº módulos} \Rightarrow \frac{2K \times 8}{1K \times 4} = 4 \text{ módulos}$$




$$A \text{ o } B = \begin{cases} 01 & \rightarrow Pg^A \\ 10 & \rightarrow Pg^B \end{cases}$$

$A_{15} A_{14} A_{13} A_{12}$	$A_{11} A_{10}   A_9 A_8$	$A_7 A_6 A_5 A_4$	$A_3 A_2 A_1 A_0$	Dir	CJ
0 0 0 0	0 1 0 0	0 0 0 0	0 0 0 0	0400	1+2
0 0 0 0	0 1 1 1	1 1 1 1	1 1 1 1	07FF	
0 0 0 0	1 0 0 0	0 0 0 0	0 0 0 0	0800	3+4
0 0 0 0	1 0 1 1	1 1 1 1	1 1 1 1	0BFF	

### Control


El control se efectuará con una PLA de forma que cuando le entre la combinación  $A_{15}..A_{10} (000001)$  seleccionará los C.I. 1+2 y con la  $A_{15}..A_{10} (000010)$  seleccionará 3+4

Al mismo tiempo como la mem tiene L/E y la CPU dos señales ( $\overline{\text{MEML}}$ ,  $\overline{\text{MEME}}$ ) se transforman en una sola, de forma que nos olvidamos de  $\overline{\text{MEML}}$  y lo que hacemos es que cuando  $\overline{\text{MEME}} = 0 \Rightarrow$  escribir y si  $\overline{\text{MEME}} = 1 \Rightarrow$  leer



$$CS0 = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}} \overline{A_{11}} A_{10}$$

$$CS1 = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}} A_{11} \overline{A_{10}}$$



- Para leer entre una dir  $400 \div 7FF \Rightarrow$  se habilita  $CS0$  y como no se escribe  $\overline{MEME} = 1$  pq CPU pone  $\overline{MEML} = 0$  y  $\overline{MEME} = 1$   
las mem 1 + 2 tienen  $CS = 1$  y  $L/E = 1$  y de A0 a A9 la dirección  $\Rightarrow$  sacan por bus datos el dato
- Para leer en una dir diferente a  $400 \div 7FF \Rightarrow CS0 = 0 \Rightarrow$  No se selecciona CS de 1 y 2  $\Rightarrow$  No habilitados y ni se lee ni se escribe
- Para escribir entre dir  $400 \div 7FF \Rightarrow$  se habilita  $CS0$  y  $\overline{MEME} = 0$   
pq CPU pone  $\overline{MEML} = 1$  y  $\overline{MEME} = 0 \Rightarrow$  los c.i. 1+2 están habilitados  $CS0 = 0 \Rightarrow$  ni se lee y se escribe en ellos
- Al escribir en dir. diferentes a  $400 \div 7FF \Rightarrow$  1 y 2 están habilitados  $CS0 = 0 \Rightarrow$  ni se lee y se escribe en ellos
- Para 3 y 4 el razonamiento es el mismo

## Problema 2.5


Computador  $\rightarrow$  Bus datos 8 bits  
 .. dir. 12 bits

con  $A[0..10] \rightarrow$  Banco mem 2KB

con  $A[11]$  se habilita un reg que recibe el dato

$\rightarrow$  Ampliación a 16 KB

Actualidad (2K)




### Solución

14

Hay que apuntar a 8 bloques de  $2K \Rightarrow 16K \Rightarrow 2^4$  bus direcciones 14 bits pero CPU solo 12 bits.

Solución: dividir la memoria en 8 bloques y realizar un direccionamiento indirecto, de forma que la dirección efectiva esté formada por los bits  $A[0..10]$  combinados con una selección de página que estará escrita en la memoria y a la que previamente se accederá para cargarla en el registro y posteriormente acceder a la página.



Primero con  $A_{11} = 1$  leemos memoria y guardamos en el registro y luego con  $A_{11} = 0$  (ya está en el registro la página) se vuelve a sacar una dirección por  $A[10..0]$  que junto con la página apunta a la dirección final

### Problema 2.6

Computador : - 8 bits bus datos

-  $512 \times 8$  RAM

-  $512 \times 8$  ROM

Circuitos integrados: RAM ( $128 \times 8$ ) ROM ( $512 \times 8$ )

### MAPA MEMORIA:

RAM 1  $0000 \div 007F$

RAM 2  $0080 \div 00FF$

RAM 3  $0100 \div 017F$

RAM 4  $0180 \div 01FF$

ROM  $0200 \div 03FF$

PR. UMH

$$\text{RAM TOTAL} = 512 \times 8 \Rightarrow 512 = 2^9 \Rightarrow \text{bus dir} = 9 \text{ bits}$$

$$\text{RAM C.I.} = 128 \times 8 = 128 = 2^7 \Rightarrow " " = 7 \text{ bits A}[0..6]$$

$$ROM\_TOTAL = ROM \_C.J. = 512 \times 8 \Rightarrow 512 = 2^9 \Rightarrow \text{bus dir} = 9 \text{ bits}$$

$$\text{MEMORIA TOTAL} \Rightarrow (512 \times 8)_{\text{RAM}} + (512 \times 8)_{\text{ROM}} = 1024 \times 8 \Rightarrow 1024 = 2^{10} \Rightarrow A[0..9]$$

Nº C. C. I. I. :

$$RAM \Rightarrow \frac{512 \times 8}{128 \times 8} = 4 \quad C.C. \text{ I.J.}$$


$$ROM \Rightarrow \frac{512 \times 8}{512 \times 8} = 1 \quad " \quad "$$

MAPA										128 B de la RAM	
A <sub>9</sub>	A <sub>8</sub>	A <sub>7</sub>	A <sub>6</sub>	A <sub>5</sub>	A <sub>4</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	Dirección	C. I.
0	0	0	0	0	0	0	0	0	0	0000	RAM 1
0	0	0	1	1	1	1	1	1	1	007F	
-	-	-	-	-	-	-	-	-	-	-	
0	0	1	0	0	0	0	0	0	0	0080	RAM 2
0	0	1	1	1	1	1	1	1	1	00FF	
0	1	0	0	0	0	0	0	0	0	0100	RAM 3
0	1	0	1	1	1	1	1	1	1	017F	
1	-	-	-	-	-	-	-	-	-	-	
0	1	1	0	0	0	0	0	0	0	0180	RAM 4
0	1	1	1	1	1	1	1	1	1	01FF	
1	0	0	0	0	0	0	0	0	0	0200	
1	1	1	1	1	1	1	1	1	1	03FF	ROM

Con lo que vemos que:

- A9 → { 0 → Selección de mapa de RAMs  
                  1 → "      "      "      " ROM

- A8, A7	{	00 → "	" RAM 1	Decodificador Z a 4 con CS si A9=0 habilitado <u>PR.UHM8</u>
		01 → "	" RAM 2	
		10 → "	" RAM 3	
		11 → "	" RAM 4	



P.R.U M9

### Problema 2.7

Mem. caché "asociativa por conjuntos" de 64 bloques y 4 bloques/conjunto.

Mem. ppal 4 K bloques de 128 palabras/bloque

¿Formato de dirección de la mem. ppal?

- $4K \times 128 \text{ pal/bloque} = 512 \text{ K palabras} \Rightarrow 2^{19} = 512 \text{ bits dirección}$
- 64 bloques a 4 bloq/conjunto  $\Rightarrow \frac{64}{4} = 16 \text{ conjuntos} \Rightarrow 2^4 = 16 \text{ bits conjuntos}$
- 128 pal/bloque  $\Rightarrow 2^7 = 128 \text{ bits "dir palabra en bloque"}$

dirección	b <sub>18</sub> Etiqueta	b <sub>10</sub> conjunto	b <sub>7</sub> Palabra	b <sub>0</sub>
	8	4	7	

### Problema 2.8

- computadora: 32 K x 16 mem. ppal

caché: asociativa por conjuntos

4 K palabras

4 bloq/conjunto

64 pal/bloque

- CPU lee consecutivo de la dir 0 a la 4351 y luego otras 9 veces

- Cache 10 veces más rápida que la mem. ppal

- ¿Mejora en el p del sistema?

- Paso directo de mem ppal a caché de palabras que produce fallo.

- Algoritmo reemplazamiento - LRU

- 32 K mem ppal  $\Rightarrow 2^{15} \Rightarrow$  15 bits dir mem. ppal (b<sub>0..b<sub>14</sub></sub>)
- 64 pal/bloque  $\Rightarrow \frac{32\text{ K}}{64} = 512$  bloques
- 4K caché  $\Rightarrow 64$  pal/bloque  $\Rightarrow \frac{4096}{64} = 64$  bloques  $\Rightarrow 4$  blo/conjunto  $\Rightarrow$   
 $\Rightarrow \frac{64}{4} = 16$  conjuntos  $\Rightarrow 2^4 = 4$  bits para conjunto
- 64 pal/bloque  $\Rightarrow 2^6 \Rightarrow 6$  bits dirección palabra

dirección	b <sub>14</sub>	b <sub>10</sub>	b <sub>9</sub>	b <sub>6</sub>	b <sub>5</sub>	b <sub>0</sub>
	ETIQUETA			CONJUNTO		PALABRA
	5			4		6

- Direcciones de la 0 a 4351  $\Rightarrow 4352$  direcc  $\Rightarrow \frac{4352 \text{ dir}}{64 \text{ pal/blo}} = 68$  bloq

### SIN MEM CACHE

$$T_{MP} = T_{total} = N^{\circ} \text{ pal.} \times 10 \text{ veces} \times \frac{10T}{t. \text{ acceso}} = 4352 \times 10 \times 10T = 435200T$$

respecto a caché

### CON CACHE

1º lectura  $\Rightarrow$  todo fallo  $\Rightarrow T_{fallo} = 4352 \cdot 10T = 43520T$  (ppal)  
 Caché  $\Rightarrow$  después de cargar el bloque leerlo todo menos 1º palabra  $\Rightarrow T_{caché} = 4352T - 68T = 4284T$   
 Además se carga la caché con los bloques 0 a 63


y luego los bloques 64, 65, 66, 67 producen fallos  
 y sustituyen a los bloques 0, 1, 2, 3. Los

bloques del 4 al 67 quedan en caché  
 $T_f = T_{fallo} + T_{caché} = 43520T + 4284T = 47804T$

### Lecturas posteriores

El fallo va a producir en los bloques 0, 1, 2, 3 que pasarán a ocupar los bloques 16, 17, 18, 19  
 debido al algoritmo LRU y se producirá fallo al buscar

los 16 a 19  $\Rightarrow$  produce 5 fallos por conjunto, en 4 conjuntos



$$T_{\text{fallos}} = 5 \times 4 \times 64 \times 10T = 12800T$$

↓            ↓            ↓  
 fallos/con    conjun    palabras

$$T_{\text{cache'}} = (4352 \times T) - \underbrace{(5 \times 4 \times T)}_{\substack{\text{Tiempo de no} \\ \text{arresto a cache'} \\ \text{de 1º pal. bloq.}}}$$

$$T_2 = 12800T + 4332T = 17132T$$

$$T_n = 12800T + 4332T = 17132T$$

$$T_{\text{cache'}} = 47804T + 9(17132T) = 201992T$$

$$\text{Mejora} = \frac{T_{\text{MP}} - T_{\text{cache'}}}{T_{\text{MP}}} \times 100 = \frac{435200T - 201992T}{435200T} \times 100 = 53,6\%$$

### Problema 2.10

- Mem cache' asociativa por conjuntos  
2 conjuntos

4 palabras / bloque

2048 palabras

Mem ppc =  $128 \text{ K} \times 32 \text{ bits}$

¿Qué información para la cache?

$$2048 \text{ pal} \Rightarrow 4 \text{ pal/bloque} \Rightarrow 512 \text{ bloques}$$


↓

$$2^2 \Rightarrow 2 \text{ bits dir pal}$$

$$2 \text{ conjuntos} \Rightarrow 2^1 \Rightarrow 1 \text{ bit conjunto}$$

$$\frac{512}{2} = 256 \text{ bloques/conjunto}$$

Mem cache



$$128 \text{ K mem ppc} \Rightarrow 2^{17} \Rightarrow 17 \text{ bits bus dir}$$



$$\text{ANCHO MEN CACHE} \Rightarrow \text{ANCHO PAL} + \text{ANCHO ETIQUETA}$$

↓

$$\text{ANCHO CACHE} = 32 + 14 = 46 \text{ bits}$$

Tamaño cache

$2048 \times 32 = 65536$ bits datos	$2048 \times 14 = 28672$ bits etiquetas
-------------------------------------	---

## Problema 2.11

Computador: mem ppal  $64\text{K} \times 16$  bits


caché corresp. directa  $1\text{K} \times 16$   
↳ 4 pal/bloque

a) Formato dirección

$$64\text{K} \Rightarrow 2^{16} = 16 \text{ bits}$$

$$1\text{K} \text{ y } 4 \text{ pal/bloque} \Rightarrow 256 \text{ bloques} \Rightarrow 2^8 = 8 \text{ bits bloque}$$

↓  
 $2^2 = 2 \text{ bit dir palabra}$



b) ¿Bloques de la caché? → 256 bloques

c) ¿Bits/bloque en la caché?

$$\begin{aligned}\text{bits/bloque} &= \text{Nº pal/bloque} \times (\text{bits datos} + \text{bits etiqu}) = \\ &= 4 \times (16 + 6) = 88 \text{ bits + auxiliares}\end{aligned}$$