

$$11K \times S \Rightarrow \begin{cases} D_0 \div D_7 \\ \Delta_0 \div \Delta_9 \end{cases}$$

$$1K: 1024 \Rightarrow 2^{10}$$



a) ¿Nº de módulos para hacer una RAM de 4096 Bytes?

b) ¿Nº líneas bus direcciones para acceder a los 4096?

$$\Rightarrow 4096 = 1000_4 = \begin{array}{cccc} 1 & 0000 & 0000 & 0000 \\ & \uparrow & & \\ 12 \text{ lines} & \left\{ \begin{array}{cccc} 0 & 0000 & 0000 & 0000 \\ 1 & 1111 & 1111 & 1111 \end{array} \right. \end{array}$$

PR.UM.1

c) ¿Líneas a decodificar para seleccionar cada módulo?

1 → 12 lin AB - 7 lin comunes = 5 líneas

2 → 32 módulos $\Rightarrow 2^5 \Rightarrow 5$ líneas

¿Tamaño de los decodificadores?

⇓

5 líneas entrada } 5/32
32 módulos salida }


Problema 2.3

Con C.C.I.I. ROM 256Kx1

a) Hacer mem 256Kx8

256K $\Rightarrow 2^{18} \Rightarrow 18$ bit direccion

$$N^{\circ} \text{ módulos} = \frac{256K \times 8}{256K \times 1} = 8 \text{ módulos}$$




b) ¿Hacer mem 1M x 8 bits?

En apdo ② se ha hecho 256K x 8 $\Rightarrow$ para hacer

$$1M \times 8 \Rightarrow \frac{1M \times 8}{256 \times 8} = 4 \text{ Módulos como el apdo ②}$$


Bus direcciones $\Rightarrow 1M \Rightarrow 2^{20} \Rightarrow A_{18} \div A_{19}$



c) 4M x 16 bits


Igual al apdo ② pero

- Cada línea 16 mod $\Rightarrow D_{15} \div D_{16}$
- En lugar de 4 líneas 16 líneas
- " " decodificador 2 a 4 uno 4 a 16



Problema 2.4

Disponibilidad $\rightarrow$ RAM 1024×4




Diseño $\Rightarrow 2K \times 8$

Mapa $0400H \div 0BFFH$

Líneas de control de la CPU $\overline{MEML}$, $\overline{MEME} \rightarrow$ SELECCION PLA

Nº módulos $\Rightarrow \frac{2K \times 8}{1K \times 4} = 4$ módulos



400H = 0100 0000 0000
BFFH = 1011 1111 1111

Δ_{10} y Δ_{11} selecciona pg

$\Delta \quad 0 \quad B \Rightarrow 01 \rightarrow Pg A$
 $\quad \quad \quad \quad \quad \quad 10 \rightarrow Pg B$

$1024 \Rightarrow 2^{10} \Rightarrow 10 \text{ bits} = \Delta[0..9]$
 $2048 \Rightarrow 2^{11} \Rightarrow 11 \text{ bits} = \Delta[0..10]$


Δ_{15}	Δ_{14}	Δ_{13}	Δ_{12}	Δ_{11}	Δ_{10}	Δ_9	Δ_8	Δ_7	Δ_6	Δ_5	Δ_4	Δ_3	Δ_2	Δ_1	Δ_0	Dir	C.I.
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0400	1+2
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	07FF	
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0800	3+4
0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	0BFF	

Control

El control se efectuará con una PLA de forma que cuando le entre la combinación $\Delta_{15}.. \Delta_{10}$ (000001) seleccionará los C.I. 1+2 y con la $\Delta_{15}.. \Delta_{10}$ (000010) seleccionará 3+4


Al mismo tiempo como la mem tiene $L/\overline{E}$ y la CPU dos señales ($\overline{MEML}$ y $\overline{MEME}$) se transforman en una sola, de forma que nos olvidamos de $\overline{MEML}$ y lo que hacemos es que cuando $\overline{MEME} = 0 \Rightarrow$ escribir y si $\overline{MEME} = 1 \Rightarrow$ leer

PR UM.4



$$CS0 = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}} \overline{A_{11}} A_{10}$$

$$CS1 = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}} A_{11} \overline{A_{10}}$$



- Para leer entre una dir 400 ÷ 7FF ⇒ se habilita CS0 y como no se escribe $\overline{MEME} = 1$ pq CPU pone $\overline{MEML} = 0$ y $\overline{MEME} = 1$ las mem 1 + 2 tienen CS = 1 y $\overline{L/\overline{E}} = 1$ y de A0 a A9 la dirección ⇒ sacan por bus datos el dato
- Para leer en una dir diferente a 400 ÷ 7FF ⇒ CS0 = 0 ⇒ No se selecciona CS de 1 y 2 ⇒ No habilitados y ni se lee ni escribe
- Para escribir entre dir 400 ÷ 7FF ⇒ se habilita CS0 y $\overline{MEME} = 0$ pq CPU pone $\overline{MEML} = 1$ y $\overline{MEME} = 0$ ⇒ los c.i. 1 + 2 están habilitados CS0 y $\overline{L/\overline{E}} = 0$ ⇒ escribe
- Al escribir en dir. diferentes a 400 ÷ 7FF ⇒ 1 y 2 están habilitados CS0 = 0 ⇒ ni se lee y se escribe en ellos
- Para 3 y 4 el razonamiento es el mismo

Problema 2.5

Computador $\rightarrow$ Bus datos 8 bits


" dir. 12 bits

con $A[0..10] \rightarrow$ Banco mem 2KB

con $A11$ se habilita un reg que recibe el dato

$\rightarrow$ Ampliación a 16KB


Actualidad (2K)



Solución

Hay que apuntar a 8 bloques de 2K $\Rightarrow 16K \Rightarrow 2^{14} \Rightarrow$ bus direcciones 14 bits pero CPU solo 12 bits.

Solución: dividir la memoria en 8 bloques y realizar un direccionamiento indirecto, de forma que la dirección efectiva esté formada por los bits $A[0..10]$ combinados con una selección de página que estará escrita en la memoria y a la que previamente se accederá para cargarla en el registro y posteriormente acceder a la página.




Problema 2.7

Mem. caché "asociativa por conjuntos" de 64 bloques
y 4 bloques/conjunto.

Mem. ppal 4K bloques de 128 palabras/bloque

¿Formato de dirección de la mem. ppal?

- $4K \times 128 \text{ pal/bloque} = 512K \text{ palabras} \Rightarrow 2^{19} \Rightarrow 19 \text{ bits direccion}$
- $64 \text{ bloques a } 4 \text{ bloq/conjunto} \Rightarrow \frac{64}{4} = 16 \text{ conjun} \Rightarrow 2^4 \Rightarrow 4 \text{ bits conjun}$
- $128 \text{ pal/bloque} \Rightarrow 2^7 \Rightarrow 7 \text{ bits " dir palabra en bloque}$



Problema 2.8

- Computadora: $32K \times 16 \text{ mem. ppal}$

caché: Asociativa por conjuntos


4K palabras

4 bloq/conjunto

64 pal/bloque

- CPU lee consecutivo de la dir 0 a la 4351 y luego otras 9 veces
- Cache 10 veces más rápida que la mem. ppal
- ¿Mejora en el η del sistema?
- Paso directo de mem ppal a caché de pala. que produce fallo.
- Algoritmo reemplazamiento: LRU

- 32 K mem ppal $\Rightarrow 2^{15} \Rightarrow 15$ bits dir mem. ppal (b0..b14)
- 64 pal/bloque $\Rightarrow \frac{32 K}{64} = 512$ bloques
- 4K caché $\Rightarrow 64$ pal/bloque $\Rightarrow \frac{4096}{64} = 64$ bloques $\Rightarrow 4$ blo/conjunto $\Rightarrow$
 $\Rightarrow \frac{64}{4} = 16$ conjuntos $\Rightarrow 2^4 \Rightarrow 4$ bits para conjunto
- 64 pal/bloque $\Rightarrow 2^6 \Rightarrow 6$ bits dirección palabra



- Direcciones de la 0 a 4351 $\Rightarrow 4352$ direcc $\Rightarrow \frac{4352 \text{ dir}}{64 \text{ pal/blo}} = 68 \text{ bloq}$

SIN MEM CACHE

$$T_{Mp} = T_{total} = N^{\circ} \text{ pal.} \times 10 \text{ veces} \times \underbrace{10 T}_{\substack{\text{t. acceso} \\ \text{respecto a caché}}} = 4352 \cdot 10 \cdot 10 T = 435200 T$$

CON CACHE

1ª lectura $\Rightarrow$ Todo fallo $\Rightarrow T_{fallo} = 4352 \cdot 10 T = 43520 T$ (ppal)
 caché $\Rightarrow$ Después de cargado el bloque leerlo todo menos 1ª palabra $\Rightarrow T_{caché} = 4352 T - 68 T = 4284 T$

Además se carga la caché con los bloques 0 a 63

y luego los bloques 64, 65, 66, 67 producen fallo

y sustituyen a los bloques 0, 1, 2, 3. Los

bloques del 4 al 67 quedan en caché

$$T_1 = T_{fallos} + T_{caché} = 43520 T + 4284 T = 47804 T$$


Lecturas posteriores

El fallo se va a producir en los bloques

0, 1, 2, 3 que pasarán a ocupar los bloques 16, 17, 18, 19

debido al algoritmo LRU y se producirá fallo al buscar

los 16 a 19 $\Rightarrow$ produce 5 fallos por conjunto, en 4 conjuntos



$$T_{\text{fallos}} = 5 \times 4 \times 64 \times 10T = 12800T$$

$\downarrow$ $\downarrow$ $\downarrow$
 fallos/con conjun palabras

$$T_{\text{cache}} = (4352 \times T) - \underbrace{(5 \times 4 \times T)}_{\substack{\text{Tiempo de no} \\ \text{acceso a cache} \\ \text{de 1}^\circ \text{ pal. bloque}}} = 4332T$$

$$T_2 = 12800T + 4332T = 17132T$$

$$T_n = 12800T + 4332T = 17132T$$

$$T_{\text{cache}} = 47804T + 9(17132T) = 201992T$$

$$\text{Mejora} = \frac{T_{\text{MP}} - T_{\text{cache}}}{T_{\text{MP}}} \times 100 = \frac{435200T - 201992T}{435200T} \times 100 = 53,6\%$$

Problema 2.10

- Mem caché asociativa por conjuntos

2 conjuntos

4 palabras / bloque

2048 palabras

Mem ppal = 128K x 32 bits

a) Información para la caché?

2048 pal $\Rightarrow$ 4 pal / bloque $\Rightarrow$ 512 bloques


$\Downarrow$

$2^2 \Rightarrow$ 2 bits dir pal

2 conjuntos $\Rightarrow$ $2^1 \Rightarrow$ 1 bit conjunto

$\frac{512}{2} = 256 \text{ blo/conjun}$

Mem caché



128K mem ppal $\Rightarrow 2^{17} \Rightarrow$ 17 bits bus dir



ANCHO MEM CACHE $\Rightarrow$ ANCHO PAL + ANCHO ETIQUETA

$\Downarrow$

ANCHO CACHE = 32 + 14 = 46 bits

Tamaño caché $\left\{ \begin{array}{l} 2048 \times 32 = 65536 \text{ bits datos} \\ 2048 \times 14 = 28672 \text{ bits etiquetas} \end{array} \right.$

PR.UM13

Problema 2.11

Computador: mem ppal $64K \times 16$ bits

caché corresp. directa $1K \times 16$

↳ 4 pal / bloque


a) Formato dirección

$$64K \Rightarrow 2^{16} \Rightarrow 16 \text{ bits}$$

$$1K \text{ y } 4 \text{ pal / bloque} \Rightarrow 256 \text{ bloques} \Rightarrow 2^8 \Rightarrow 8 \text{ bits bloque}$$

↓

$$2^2 \Rightarrow 2 \text{ bit dir palabra}$$



b) ¿Bloques de la caché? → 256 bloques

c) ¿Bits/bloque en la caché?

$$\begin{aligned} \text{bits / bloque} &= N^{\circ} \text{ pal / bloque} \times (\text{bits datos} + \text{bits etiq}) = \\ &= 4 \times (16 + 6) = 88 \text{ bits} + \text{auxiliares} \end{aligned}$$